Investigadores de Michigan University desarrollaron una arquitectura de chip con dos memorias basada en SRAM para satisfacer los requisitos de procesamiento de datos en tiempo real de los telescopios espaciales. El diseño más potente reduce la potencia de procesamiento de 3000 vat a 51 vat en comparación con los sistemas tradicionales basados en GPU. Este diseño, al enfocarse en el cálculo en lugar del movimiento de datos, disminuye la potencia de procesamiento de los telescopios espaciales en 59 veces.
La arquitectura del chip combina memoria SRAM y procesadores especializados para reducir el consumo de energía asociado al movimiento de datos. Este diseño disminuye la potencia de procesamiento de los telescopios espaciales en 59 veces y, como resultado, reduce la masa total de la nave espacial de 2425 pound a 425 pound. Los investigadores estiman que este diseño podría generar un ahorro aproximado de 430 millones de dólares durante una misión de 25 años.
Los investigadores planean producir los chips SRAM y probarlos en laboratorio para la transición del diseño al hardware físico. Este diseño hace viable el procesamiento en tiempo real necesario para ampliar los límites de la ciencia espacial.